- 同时四个A / V时钟产生锁相环
- PLL1：27或13.5兆赫
- PLL2：148.5或74.25兆赫
- PLL3：148.5/1.001或74.25/1.001兆赫
- PLL4：98.304兆赫/ 2 X （X = 0到15）
- 3 × 2视频时钟交叉点
- 灵活的PLL带宽优化抖动性能和锁定时间
- 软重新同步到新的参考
- 数字缓缴或损失的参考自由运行
- 供参考和PLL失锁亏损状态标志
- 3.3V单电源工作
- 我 2 C接口与地址选择引脚（3国）
说明
LMH1983芯片是一种高度集成的可编程的音频/视频（A / V）时钟发生器为广播和专业应用而设计。 它可以取代多个PLL和支持SMPTE串行数字视频（SDI）和数字音频AES3/EBU标准应用压控。 它提供了任何SDI发射器的低抖动参考时钟，以满足清洗电路无需额外的时钟输出抖动的严格规范。
LMH1983芯片具有自动输入格式检测，多个A / V输出格式，数字同步锁相或自由运行模式，并覆盖各种自动功能的可编程简单的编程。 在公认的输入格式包括HVF同步的各大视频标准，27兆赫，10兆赫，并32/44.1/48/96千赫音频字时钟。
双级PLL架构集成了三个片上VCO的four锁相环。 第一阶段（PLL1）使用窄环路带宽外部低噪声27MHz的VCXO提供一个清洁的下一阶段的参考时钟。 第二阶段（PLL2，3，4）由三个平行的主要数字A / V时钟的基本税率，包括148.5兆赫，148.5/1.001兆赫和98.304兆赫（4X 24.576兆赫）同时产生VCO的PLL。 每个PLL可以产生时钟和定时脉冲来指示帧（TOF）的顶部。
当锁定为参考，内部10位ADC将跟踪环路滤波器控制电压。 当一个引用（LOR）损失发生时，LMH1983芯片可以通过编程来保存控制电压保持在± 0.5 ppm的前面引用（典型值）的输出精度。 LMH1983芯片可配置为重新同步到一个毛刺少操作前参考。
LMH1983芯片是提供一个节省空间的6毫米x 6毫米40引脚LLP封装。
应用
- 三率（3G/HD/SD）SDI解串器
- FPGA的参考时钟产生/清洁
- 音频嵌入/反嵌入
- 摄像机
- 帧同步器（同步锁相，DARS）
- AD / DA转换，编辑，处理卡
- 键控器和标志插入器
- 格式/标准转换器
- 视频显示和投影仪
- A / V测试和测量设备
|