- 5兆赫，43兆赫嵌入式时钟和DC平衡的数据传输（共有21个LVDS数据位加3低速LVCMOS数据位）
- 用户可调预加重驾驶能力通过外部电阻LVDS输出和能力，以驱动多达10米屏蔽双绞线电缆
- 支持AC耦合数据传输
- LVDS输入集成的终端电阻100Ω
- 掉电控制
- 可用@ speed BIST自我DS90UR124来验证链路完整性
- 所有LVCMOS输入及控制引脚内部下拉
- OS [2:0]施密特触发输入，以尽量减少亚稳态条件。
- 输出三态通过登革
- 锁相环芯片滤波器
- 电源电压范围3.3V ± 10％
- 汽车温度范围为-40 ° C至+105 ° C
- 大于8kV的ESD公差
- 符合ISO 10605 ESD和AEC - Q100标准遵守
说明
DS99R421转换一个的FPD - Link的输入与4个非直流平衡LVDS（3 LVDS数据+ LVDS时钟）加3过采样到一个单独的LVDS直流平衡具有嵌入式时钟信息的串行数据流的低速的控制位。 这种单一的串行数据流的简化传输超过3个平行LVDS数据输入和LVDS时钟路径之间的偏差问题，消除对单个差分PCB走线和电缆的24位总线。 它节省了系统成本，缩小4个LVDS对，1个LVDS对，从而降低PCB层，宽度电缆，连接器的尺寸，和管脚。
DS99R421采用单一的序列化I / O的高速LVDS信号 嵌入式时钟的LVDS串行传输路径上的数据可靠传输提供了一个低功耗和低噪音的环境。 通过优化工作频率转换器输出的边沿速率范围内的EMI进一步降低。
此外，该器件具有预强调提高对不再使用有损电缆的距离的信号。 内部直流平衡编码是用来支持交流耦合互连。
|