特点
说明
该DS92LV3221(服务)序列化分为2嵌入式时钟的LVDS串行通道32位数据的数据有效载荷率超过如Ca议,或背板的FR - 4电缆的痕迹至1.6 Gbps的巴士。 同伴DS92LV3222(DES)的反序列化的2 LVDS串行数据通道,去歪曲的通道至通道延迟变化,并将其转换成32位并行数据总线的LVCMOS的LVDS数据流回来。
片内数据随机化/加扰和直流平衡编码和可选串行预加重确保了一个强大,低EMI传输较长,有损电缆和底板。 解串器自动锁无需外部参考时钟同步模式或特殊传入数据,提供一种简单的“插件和锁”操作。
通过嵌入在数据有效载荷,包括时钟信号调理功能,通道二环线数的SerDes器件降低了跟踪,消除偏移问题,简化了设计工作量,降低线/一视频,控制和成像应用的各种连接器的成本。 内置的验证在AT高速BIST的链路完整性功能,可以用来进行系统的诊断。
应用