- 宽工作范围嵌入式时钟的SER / DES的
- 高达32位数据并行LVCMOS
- 20至50 MHz的并行时钟
- 高达1.6 Gbps的应用程序数据paylod
- 简化的时钟架构
- 没有单独的串行时钟线
- 没有必要的参考时钟
- 随机数据接收器锁
- 片内信号调节串行连接的鲁棒
- 发送预加重
- 随机数据
- 直流平衡编码
- 接收通道歪斜
- 支持高达10米的CAT - 5日1.6Gbps
- 集成LVDS终端
- 内置AT -速度终端到终端系统测试的BIST
- 交流耦合互连隔离和故障保护
- > 4kV的HBM ESD保护
- 节省空间的64引脚TQFP封装
- 整个工业温度范围：-40 °至+85 ° C
说明
该DS92LV3221（服务）序列化分为2嵌入式时钟的LVDS串行通道32位数据的数据有效载荷率超过如Ca议，或背板的FR - 4电缆的痕迹至1.6 Gbps的巴士。 同伴DS92LV3222（DES）的反序列化的2 LVDS串行数据通道，去歪曲的通道至通道延迟变化，并将其转换成32位并行数据总线的LVCMOS的LVDS数据流回来。
片内数据随机化/加扰和直流平衡编码和可选串行预加重确保了一个强大，低EMI传输较长，有损电缆和底板。 解串器自动锁无需外部参考时钟同步模式或特殊传入数据，提供一种简单的“插件和锁”操作。
通过嵌入在数据有效载荷，包括时钟信号调理功能，通道二环线数的SerDes器件降低了跟踪，消除偏移问题，简化了设计工作量，降低线/一视频，控制和成像应用的各种连接器的成本。 内置的验证在AT高速BIST的链路完整性功能，可以用来进行系统的诊断。
应用
- 工业成像（机器视觉）和控制
- 安防摄像机和基础设施
- 医学影像
|