特点
说明
该DS92LV1023E是300至660万桶/高速串行数据通过单向的FR - 4印刷电路板的背板和平衡铜缆透射S序列。 它转换成一个单一的高速总线的10位宽度的并行LVCMOS / LVTTL数据总线LVDS串行数据流与嵌入式时钟。 这种单一的串行数据流简化了PCB设计，并降低了缩小数据路径，从而减少PCB尺寸和层数的PCB成本。 单串行数据流也减少了电缆的大小，连接数量，并消除了时钟至数据和数据至数据扭曲。
行之有效的DS92LV1023E与任何国家半导体的总线LVDS的10位在其指定的频率工作范围解串器。 它具有特殊的ESD保护，时钟引脚可选择边沿触发，并在断电模式下的高阻抗输出。
该DS92LV1023E设计与流过引脚和采用节省28引线SSOP封装的可用空间。