特点
所需的时钟/数据/ PD引脚之间没有特殊的启动顺序。 可应用于输入信号（时钟和数据），之前或之后的设备供电。
支持扩频时钟高达100kHz的频率调制和± 2.5％的中心扩散或-5％的偏差，向下蔓延。
“输入时钟检测”功能，将拉动所有LVDS对逻辑低电平时，输入时钟丢失和/ PD引脚为逻辑高电平时。
18日至68 MHz的移位时钟支持
中最佳的类设置及保持TxINPUTs时报
发射功率消耗<130兆瓦（典型值）@ 65MHz灰度
不到的BiCMOS替代40％的功率耗散
TX掉电模式<60μW（典型值）
支持VGA，SVGA，XGA和双像素的SXGA。
窄总线减少了电缆的尺寸和成本
高达1.8 Gbps的吞吐量
高达227兆字节/秒的带宽
345毫伏（典型值）摆动LVDS器件的低EMI
PLL无需外部元件
TIA/EIA-644 LVDS标准的兼容
薄型56引脚TSSOP封装
改进：SN75LVDS83，DS90C383A更换
说明
DS90C383B发射机到4个LVDS（低电压差分信令）数据流的CMOS / TTL数据转换成28位。 一个相位锁定发送时钟是超过五分之一的LVDS链路的并行数据流传输。 每发送时钟周期，28位输入数据采样和传输。 传输时钟频率在65兆赫，24位的RGB数据和3位LCD定时和控制数据（FPLINE，FPFRAME，DRDY）在455 Mbps的每LVDS数据通道速度传输。 采用65 MHz的时钟，数据吞吐量为227 MB /秒。 DS90C383B的发射器可以编程为通过一个专用引脚的上升沿频闪或下降边缘频闪。 上升沿或下降沿频闪发射机将一个下降沿频闪接收器，无需任何转换逻辑（DS90CF386）进行互操作。
该芯片组是一种理想的的手段来解决EMI和电缆尺寸宽，高速TTL接口相关的问题。