AD9523提供低功耗、多路输出时钟分配功能，具有低抖动性能，还配有片内集成锁相环(PLL)和电压控制振荡器(VCO)。片内VCO的调谐频率范围为3.6 GHz至4.0 GHz。
AD9523旨在满足长期演进(LTE)和多载波GSM基站设计的时钟要求。它依靠外部VCXO清除参考抖动，以满足严格的低相位噪声要求，从而获得可接受的数据转换器信噪比(SNR)性能。
输入接收器、振荡器和零延迟接收器支持单端和差分两种操作。当连接到恢复的系统参考时钟和VCXO时，器件产生1 MHz至1 GHz范围内的14路低噪声输出，以及一路来自输入PLL (PLL1)的专用缓冲输出。一路时钟输出相对于另一路时钟输出的频率和相位可通过分频器相位选择功能改变，该功能用作无抖动的时序粗调，其调整增量相当于VCO输出信号的周期。
通过串行接口可以对封装内EEPROM进行编程，以便存储用于上电和芯片复位的用户定义寄存器设置。
应用
-
LTE和多载波GSM基站
-
无线和宽带基础设施
-
医疗仪器
-
为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟
-
低抖动、低相位噪声时钟分配
-
SONET、10Ge、10G FC和其它10 Gbps协议的时钟产生和转换
-
前向纠错(G.710)
-
高性能无线收发器
-
自动测试设备(ATE)和高性能仪器仪表