DS99R102VSX

• 3 MHz-40兆赫时钟二四1 DC-Balancing桥嵌入和数据传输
• 用户可选择时钟边缘走了并行数据两个发射机和接收机
• 编码/解码内部直流平衡——支持AC-coupling界面,没有外部编码的要求
• 个人power-down控制在两个发射机和接收机
• 嵌入式时钟CDR(时钟和数据恢复)在接收器,没有外部来源的基准时钟的需要
• 所有的这些代码RDL(随机数据锁)来支持live-pluggable应用
• 锁,以确保数据的完整性,输出国旗在接收机的一面
• 平衡T _设置 / T _持有 RCLK RDATA之间,在接收机的一面
• PTO(进步刺激)LVCMOS输出减少EMI和减少船舶保安员(SSO)的影响
• 所有的输入和LVCMOS别针内部控制下拉
• 在过滤器PLLs汉字发射机和接收机
• 48-pin TQFP包装
• 纯CMOS。 35μm过程
• 供电范围3.3 V±10%
• 0°C温度范围+ 70°C
• 8 kV恒ESD宽容

描述

DS99R101 / DS99R102芯片组的翻译24位缩减并行总线到一个全透明数据/控制串行LVDS小溪 嵌入式时钟信息。 这个单一的串行流转让24位缩减大巴简化PCB导线和电缆通过消除 之间的偏差问题并行数据和时钟的路径。 这样可以节省系统成本数据通路,缩小依次减少 PCB层、电缆的宽度,连接件数量和大头针。

DS99R101 / DS99R102集LVDS的信号在高速的I / O。 LVDS提供了一个低功率和低噪声环境 为在一个串行数据传输可靠的传输路径。 通过优化serializer输出边缘率进行操作 频率范围进一步减少电磁干扰(EMI)。

内部直流平衡的编码/解码用来支持AC-Coupled相连。