特点
20至65 MHz的移位时钟支持 接收机输出时钟占空比50％ 中最佳的类设置及保持RxOUTPUTs时报 接收功耗<142毫瓦（典型值）@ 65MHz灰度 接收掉电模式<200μW（最大） ESD额定值> 7千伏（HBM）> 700V（EIAJ） 支持VGA，SVGA，XGA和双像素的SXGA。 PLL无需外部元件 TIA/EIA-644 LVDS标准的兼容 薄型56引脚或48引脚封装
说明
DS90CF384A接收转换回CMOS / TTL数据（24位的RGB，HSYNC，VSYNC，DE和CNTL和4位）并行28位的4个LVDS数据流（高达1.8 Gbps的吞吐量或227兆字节/秒的带宽）。 同时还提供了转换成并行21位CMOS / TTL数据（18位的RGB，HSYNC，VSYNC和DE和3位）三组LVDS数据流（高达1.3 Gbps的吞吐量或170兆字节/秒带宽的DS90CF364A） 。 两个接收机输出下降沿频闪。 上升沿或下降沿频闪变送器（DS90C383A/DS90C363A）的互操作与下降沿频闪接收器无需任何转换逻辑。
DS90CF384A / DS90CF364A设备增强了前一代的接收器和接收器的输出提供了一个更宽的数据的有效时间。
该芯片组是一种理想的的手段来解决EMI和电缆尺寸宽，高速TTL接口相关的问题。