DS90CR486VSX

• 高达6.384 Gbps的吞吐量
• 66MHz的至133MHz的输入时钟支持
• 减少电缆及连接器的尺寸和成本
• 电缆纠偏功能
• 直流平衡，减少ISI失真
• 对于点至点的底板或电缆的应用
• 低功耗，在133MHz的890毫瓦典型
• 通过引出线简单的PCB设计流程
• +3.3 V电源电压
• 100引脚TQFP封装
• 符合TIA/EIA-644-A-2001 LVDS标准

说明

DS90CR486接收8个低电压差分信号（LVDS）数据流返回到48位LVCMOS / LVTTL数据转换。 使用133MHz的时钟，数据吞吐量为6.384Gbit / S（798Mbytes / s的）。

数据线复用提供了大量的电缆减少。 长距离并行单端总线通常需要每个积极的信号地线（有非常有限的噪声抑制能力）。 因此，对于一个48位宽的数据和时钟，高达98导体是必需的。 有了这个通道链路芯片组数为19的导体（8个数据对，1个时钟对和一地的最低）是必要的。 这提供了一个在互连宽度减少80％，这提供了一个系统的成本节约，降低了连接器的物理尺寸和成本，并减少由于外形较小的电缆的屏蔽要求。

DS90CR486解串器是改善了前几代的通道连接设备，并提供更高带宽的支持和更长的电缆驱动器与三个领域加强。 增加带宽，最大时钟速率提高到133 MHz和8序列化LVDS输出提供。 电缆驱动器增强了用户可选的预加重（上DS90CR485）功能，可提供额外的输出电流，在转换过程中，以抵消电缆负载效应。 还提供了可选直流一个循环周期的基础上的平衡，减少ISI（码间干扰）。 随着预加重和直流平衡，低失真的眼图是在接收端的电缆。 电缆纠偏功能已被添加到纠偏长电缆对对歪斜。 这些增强功能允许驱动长电缆。

DS90CR486是拟用于DS90CR485通道链路串行。 它也向后兼容的序列化DS90CR481和DS90CR483。 DS90CR486与DS90CR484足迹兼容。

该芯片组是一个理想的解决方案来解决EMI和互连为高通量的点至点应用大小问题。

有关详细信息，请参见本数据表中的“应用信息”部分。