- 四同步的A / V时钟产生的PLL
- PLL1的：27或13.5兆赫
- PLL2的：148.5或74.25兆赫
- PLL3：148.5/1.001或74.25/1.001兆赫
- PLL4：98.304兆赫/ 2 X （X = 0到15）
- 3 × 2视频时钟交叉点
- 灵活的PLL带宽优化的抖动性能和锁定时间
- 软重新同步到新的参考
- 数字缓缴或自由运行参考损失
- 失去参考和PLL失锁状态标志
- 3.3V单电源操作
- 我 2 C接口与地址选择引脚（3国）
说明
LMH1983芯片是一种高度集成的可编程的音频/视频（A / V）时钟发生器用于广播和专业应用。 它可以取代多个PLL和支持符合SMPTE串行数字视频（SDI）和数字音频AES3/EBU标准的应用程序中使用的压控。 它提供了任何的SDI发送器的低抖动参考时钟，而无需额外的时钟清洁电路，以满足严格的输出抖动规格。
LMH1983芯片的功能自动输入格式检测，多个A / V输出格式，同步锁相或数字自由运行模式，覆盖各种自动功能的可编程简单的编程。 公认的输入格式包括为主要的视频标准的HVF同步，27兆赫，10兆赫，32/44.1/48/96 kHz音频字时钟。
双级PLL架构，集成了三个片上VCO的四个锁相环。 第一阶段（PLL1）使用外部低噪声窄的环路带宽27 MHz的压控晶体振荡器提供一个干净的参考时钟，为下一阶段。 第二阶段（PLL2的，3，4）由三个平行的主要数字A / V时钟的基本利率，其中包括148.5兆赫，148.5/1.001兆赫和98.304兆赫（4X 24.576兆赫）的同时产生的VCO的PLL。 每个PLL产生的时钟和定时脉冲指示帧（TOF）的顶部。
当锁定参考，内部10位ADC将跟踪环路滤波器控制电压。 当引用（LOR）的损失时，LMH1983芯片可以编程，按住控制电压保持在± 0.5 ppm的前参考（典型值）的输出精度。 LMH1983芯片可配置重新同步毛刺操作与先前的参考。
LMH1983芯片是提供一个节省空间的6毫米x 6毫米40引脚的LLP封装。
应用
- 三速（3G/HD/SD）SDI解串器
- FPGA的参考时钟生成/清洁
- 音频嵌入/解嵌
- 摄像机
- 帧同步（同步锁相，DARS）
- AD / DA转换，编辑，处理卡
- 键控器和标志插入器
- 格式/标准转换器
- 视频显示器和投影机
- 的A / V测试和测量设备
|