DS90UR906QSQE

• 10 MHz至43 MHz的输入PCLK支持
• 160 Mbps到688 Mbps的数据吞吐量
• 单差分对互连
• 双向控制I接口通道 2 C支持
• 嵌入式直流平衡编码支持交流耦合时钟互连
• 能够驱动高达10米的屏蔽双绞线
• 我 2 C兼容串行接口
• 单针硬件设备寻址
• 16位数据有效载荷的CRC（循环冗余校验）检查数据的完整性
• 最多6个可编程GPIO的
• LOCK引脚输出报告和AT - speed BIST自我诊断功能，以验证链路完整性
• 集成的终端电阻
• 1.8V或3.3V兼容并行总线接口
• 在1.8V单电源
• ISO 10605和IEC 61000-4-2 ESD静电放电标准
• 汽车级产品：AEC - Q100二级合格
• 温度范围-40 ° C至+105 ° C
• 没有参考时钟上需要解串器
• 可编程接收均衡
• EMI / EMC缓解
• DES可编程扩频（SSCG）输出
• DES接收交错输出

说明

该DS90UB901Q/DS90UB902Q芯片组提供了高速前进的通道，并通过一个差分对用于数据传输双向控制通道A FPD - Link的三接口。 该串行器/解串器之间的配对是针对汽车摄像系统和主控制器/电子控制单元（ECU）直接连接。 主要交通发送通过一个高速串行流16位的图像数据连同低延迟双向控制通道传输，支持我 2 C.包括与16位的有效载荷是一个可选择的数据完整性选项CRC（循环冗余校验）监测传输链路的错误。 使用美国国家半导体的嵌入式时钟技术允许在一个单一的差分对透明的全双工通信，携带未经视频消隐间隔依赖非对称双向控制信息。 这种单一的串行数据流传输比简化PCB走线和消除之间的并行数据和时钟路径的偏差范围内的数据总线电缆的问题。 这大大节省了缩小数据路径，从而降低PCB层，电缆宽度和连接器的尺寸和引脚系统成本。

此外，解串器输入提供均衡控制，以补偿因长距离媒体的损失。 内部直流平衡编码/解码用于支持AC耦合互连。

序列化待机功能提供了高达功能的远程设备信号远程唤醒低功耗节省模式。

序列化程序是提供32引脚LLP（5 × 5mm）封装，以及解串器采用40引脚LLP（6 × 6mm）的封装。

应用

• 汽车视觉系统
• 后视图，侧视图相机
• 车道偏离警告
• 停车辅助
• 盲点查看