DS90CR485VS

• 高达6.384 Gbps的吞吐量
• 66MHz的至133MHz的输入时钟支持
• 减少电缆及连接器的尺寸和成本
• 预加重减少了电缆的负载效应
• 直流平衡，减少ISI失真
• 24位双力输入
• 容错3V的LVCMOS / LVTTL输入
• 低功耗，2.5V的供电
• 流通过引出线
• 在100引脚TQFP封装
• 符合TIA/EIA-644-A的L​​VDS标准。

说明

DS90CR485序列化的24到8个低电压差分信号（LVDS）流LVCMOS / LVTTL的双重优势的输入（48位锁存数据在每个时钟周期）。 锁相传输时钟也超过第九LVDS链路的数据流并行。 广泛的TTL总线减少到几个LVDS传输线，减少电缆和连接器的尺寸和成本。 双边输入数据上的上升和下降沿时钟选通。 这可以最大限度地减少所需的引脚数，并简化了主机之间的芯片和串行PCB布线。

该芯片是一种理想的的解决方案来解决EMI和互连点，以点高吞吐量的应用程序的大小问题。

DS90CR485是用于与DS90CR486通道链路接收器使用。 它也向后兼容与​​其他渠道的联系，如DS90CR482和DS90CR484接收。