- 1.1 GHz的全功率带宽
- 内部采样与保持电路
- 内部精密1.0V的参考
- 单端或差分时钟模式
- 时钟占空比稳定器
- 双+3.3 V和+1.8 V电源供电
- 掉电模式和休眠模式
- 偏移二进制或二的补码输出数据格式
- LVDS输出
- 引脚兼容：ADC14V155
- 48引脚LLP封装，（7x7x0.8mm，0.5毫米引脚间距）
说明
该ADC12V170是一种高性能CMOS模拟至数字转换器，LVDS输出。 它是转换成12位模拟输入信号的数字字的速度可达170每秒（MSPS）的大型样品的能力。 数据保留在一个DDR（双数据速率）格式的芯片，这允许两边的输出时钟是利用同时实现了更小的封装尺寸。 此转换器使用差分，流水线数字误差校正和一个片上采样和保持电路，以减少功耗和外部元件数量架构，同时提供出色的动态性能。 一个独特的采样与保持阶段产生了一个1.1 GHz的全功率带宽。 该ADC12V170工作于双电源+3.3 V和+1.8 V电源，功耗在170 MSPS的781 mW的功率。
在独立的+1.8 V的数字输出接口电源允许与降低噪音低功率运行。 掉电功能降低功耗为15毫瓦，同时仍允许快速唤醒时间来全面运作。 此外，还有睡眠功能，消耗50 mW的功率，并具有较快的唤醒时间。
差分输入提供全面差分输入摆幅等于2倍于基准电压。 一个稳定的1.0V的内部参考电压提供，或ADC12V170可与外部参考操作。
时钟模式（差分与单端）和输出数据格式（偏移二进制比2的补码）可通过引脚选择。 一个占空比稳定保持在一个输入时钟占空比范围广泛的性能。
该ADC12V170是引脚兼容的ADC14V155。 它采用48引脚LLP封装，工作在-40 ° C工业温度范围内工作至+85 ° C
重点规范
|
决议
|
12位
|
|
转换率
|
170 MSPS的
|
|
信噪比（f 在 = 70兆赫）
|
67.2 dBFS的（典型值）
|
|
的SFDR（f 在 = 70兆赫）
|
85.8 dBFS的（典型值）
|
|
的ENOB（f 在 = 70兆赫）
|
10.9位（典型值）
|
|
全功率带宽
|
1.1千兆赫（典型值）
|
|
功耗
|
781毫瓦（典型值）
|
应用
- 高IF采样接收器
- 无线基站接收器
- 功率放大器线性化
- 多载波，多模式接收机
- 测试与测量设备
- 通信仪器
- 雷达系统
|