- 在背板应用程序的主/从时钟选择
- 125 MHz的工作频率（典型值）
- 100 PS占空比失真（典型值）
- 50 ps的通道至通道歪斜（典型）
- 3.3V电源设计
- 无干扰的电源了clkI / O引脚
- 低功耗设计（20 mA@3.3V静态）
- 接受的小摆幅（为300 mV（典型值））差分信号水平
- 工业工作温度范围（-40 ° C至+85 ° C）
- 可在24引脚TSSOP封装
说明
DS92CK16 1至6时钟缓冲器/总线收发器是一个6 CMOS差分时钟分配器件利用总线的低电压差分信号（BLVDS）技术。 此时钟分配器件是专为超低功耗，低噪音，高数据速率要求的应用。 BLVDS方是一个单独的渠道，充当一回/时钟源的收发器。
DS92CK16接受（LVDS为300 mV典型值）差分输入水平，并将其转换到3V CMOS输出水平。 输出使能引脚OE＃，高时，部队所有CLK 输出引脚的高。
该装置可用于源同步的驱动。 选择源驱动控制和DE＃引脚CrdCLK。 该设备可以作为主时钟，驱动其他时钟在多环境中的I / O引脚的输入。 易主/从时钟的选择是沿着背板实现。
|